AMD高管回怼英伟达Arm：四年前没人能预知智能体

AMD的两名高管公开回应了英伟达和Arm关于“智能体CPU”的说法。AMD首席Zen架构师迈克·克拉克（Mike Clark）与公司副总裁马杜·兰加拉詹（Madhu Rangarajan）分别在两场交流中表示，公司并未在Zen 6家族（代号Venice）开发之初就专门为智能体AI做设计。 兰加拉詹在面向媒体的交流中把话说得很直：“我们认为EPYC 9006是智能体时代最好的CPU，剧透一下，我们四年前并没有神奇地预知智能体会成为现实，然后专门为智能体打造点什么。” 他补充说，智能体工作流是一组多样化的任务，要把这些任务执行好，需要能处理多样化负载的完整产品组合。 克拉克的表态与兰加拉詹一致：“我不会误导大家，装作我知道智能体计算要来，或者我们早就知道。但我们确实坚信，CPU在AI的软件生态里始终会有一席之地……随着智能体爆发，我们现在能把这份能力部署到智能体计算负载上。” 这番话的指向很明确。英伟达称其Vera CPU是“专为”智能体AI打造，Arm则称其AGI CPU是“为智能体AI的需求而设计”。两家都把“智能体”写进了产品定位里。 CPU的研发周期以年计。智能体这波围绕CPU的热度大约在今年三月才起来，指望有人已经为智能体AI专门流片，更不用说一颗通用数据中心CPU，本身就不现实。 AMD的反驳落点在产品策略上：智能体AI和通用负载一样，需要的是覆盖面足够宽的CPU，而不是单一SKU。这与英伟达和Arm的单品思路形成对照。 对两颗Venice芯片的测试也支撑了这一说法。高密度的EPYC 9996拥有 256核512线程 ，提供峰值吞吐性能；频率优化的EPYC 9686F则在AI主机节点这一角色上与Vera正面交手。 AMD还计划在明年推出另外两个系列：Venice-X用3D堆叠缓存瞄准高性能计算，Verano则带着LPDDR5X内存系统直接对标Vera的AI主机节点位置。 智能体AI的负载特征目前仍在定义过程中，但相比今年年初，业界对这些循环如何运转已经有了更清楚的理解。和所有复杂话题一样，CPU在智能体AI里什么最重要，答案依旧是那个让人失望的“看情况”。 负载特征和对CPU、内存的需求，取决于智能体在做什么，以及在数据中心里多个智能体被沙箱隔离、高并发运行时在做什么。举例来说，一个编码智能体通常会调用更多吃CPU的工具，而一个查询数据库的智能体可能更依赖内存性能。 有些性能维度没法靠不同SKU来解决，比如强内存性能。但智能体负载的潜在多样性，确实为CPU的多样化提供了论据。在最基础的层面上，一个智能体循环让大模型理解你定义的函数，再把参数传给这些函数去执行——这个负载的宽度，和你在Python、Rust这类语言里能定义的函数一样广。 特别